日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月12日

出 願 番 号

Application Number:

特願2002-204274

[ST.10/C]:

[JP2002-204274]

出 願 人 Applicant(s):

セイコーエプソン株式会社

2003年 5月 6日

特許庁長官 Commissioner, Japan Patent Office



特2002-204274

【書類名】

特許願

【整理番号】

EP-0398001

【提出日】

平成14年 7月12日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/8247

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

井上 晋

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】

布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】

03-5397-0891

【手数料の表示】

【予納台帳番号】

039491

特2002-204274

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 不揮発性記憶装置を含むメモリ領域と、該不揮発性記憶装置の周辺回路を含むロジック回路領域と、を含む半導体装置の製造方法であって、以下の工程を含む、半導体装置の製造方法。

- (a) 半導体層の上方に、第1絶縁層を形成し、
- (b) 前記第1絶縁層の上方に、第1導電層を形成し、
- (c) 前記第1導電層の上方に、ストッパ層を形成し、
- (d) 前記メモリ領域内の前記ストッパ層と前記第1導電層とをパターニング し、
 - (e) 前記メモリ領域と前記ロジック回路領域との全面に電荷蓄積膜を形成し
- (f)前記電荷蓄積膜の上方に、第2導電層を形成し、該第2導電層を異方性 エッチングすることにより、少なくとも前記メモリ領域内の前記第1導電層の両 側面に、前記電荷蓄積膜を介してサイドウォール状のコントロールゲートを形成 し、
- (g)前記ストッパ層および前記第1導電層からなる積層体の両側面で、前記 コントロールゲートの少なくとも上部に第1サイドウォール絶縁層を形成し、
 - (h) 前記ロジック回路領域内の前記ストッパ層を除去し、
- (i)前記ロジック回路領域内の前記第1導電層をパターニングして、該ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成し、
- (j)前記ゲート電極の両側面にサイドウォール絶縁層を形成し、かつ、前記第1サイドウォール絶縁層と前記コントロールゲートを覆うように第2サイドウォール絶縁層を形成し、
- (k) 前記不揮発性記憶装置のソース領域またはドレイン領域となる第1不純物層と、前記絶縁ゲート電界効果トランジスタのソース領域またはドレイン領域となる第2不純物層とを形成し、

- (1) 前記第1不純物層と前記第2不純物層との表面にシリサイド層を形成し
- (m) 前記メモリ領域と前記ロジック回路領域との全面に第2絶縁層を形成し
- (n) 前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路 領域内の前記ゲート電極は露出しないように、前記第2絶縁層を除去し、
 - (o) 前記メモリ領域内の前記ストッパ層を除去し、
- (p) 前記メモリ領域内の前記第1導電層をパターニングして、該メモリ領域内に前記不揮発性記憶装置のワードゲートを形成すること。

【請求項2】 請求項1において、

前記(1)において、前記ゲート電極の表面にシリサイド層を形成すること、 を含む、半導体装置の製造方法。

【請求項3】 請求項1または2において、

前記(n)において、前記第2絶縁層は、研磨することにより除去される、半 導体装置の製造方法。

【請求項4】 請求項1~3のいずれかにおいて、

前記電荷蓄積膜は、ONO膜を用いる、半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、メモリ領域とロジック回路領域とを含む半導体装置の製造方法に関し、特に、メモリ領域に形成される不揮発性記憶装置が1つのワードゲートに対して2つの電荷蓄積領域を有する半導体装置の製造方法に関する。

[0002]

【背景技術および発明が解決しようとする課題】

不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS (Metal Oxide Nitride Oxide Semiconductor) 型もしくはSONOS (Silicon Oxide Nitride Ox

ide Silicon) 型と呼ばれるタイプがある。

[0003]

MONOS型の不揮発性半導体記憶装置として、図18に示すデバイスが知られている(文献: Y. Hayashi, et al , 2000 Symposium on VLSI Technology Digest of Technical Papers p. 122-p. 123)。

[0004]

このMONOS型のメモリセル100は、半導体基板10上に第1ゲート絶縁層12を介してワードゲート14が形成されている。そして、ワードゲート14の両側には、それぞれサイドウォール状の第1コントロールゲート20と第2コントロールゲート30とが配置されている。第1コントロールゲート20の底部と半導体基板10との間には、第2ゲート絶縁層22が存在し、第1コントロールゲート20の側面とワードゲート14との間には絶縁層24が存在する。同様に、第2コントロールゲート30の底部と半導体基板10との間には、第2ゲート絶縁層22が存在し、第2コントロールゲート30の側面とワードゲート14との間には絶縁層24が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート20とコントロールゲート30との間の半導体基板10には、ソース領域またはドレイン領域を構成する不純物層16,18が形成されている。

[0005]

このように、ひとつのメモリセル100は、ワードゲート14の側面に2つの MONOS型メモリ素子を有する。また、これらの2つのMONOS型メモリ素子は独立に 制御される。したがって、ひとつのメモリセル100は、2ビットの情報を記憶 することができる。

[0006]

本発明の目的は、2つの電荷蓄積領域を有するMONOS型の不揮発性記憶装置を含む半導体装置の製造方法であって、MONOS型のメモリセルを含むメモリ領域と、メモリの周辺回路などを含むロジック回路領域とを同一基板上に形成する方法を提供することにある。

[0007]

【課題を解決するための手段】

本発明の半導体装置の製造方法は、不揮発性記憶装置を含むメモリ領域と、該不揮発性記憶装置の周辺回路を含むロジック回路領域とを含む半導体装置の製造方法であって、以下の工程を含む。

[0008]

- (a) 半導体層の上方に、第1 絶縁層を形成し、
- (b)前記第1絶縁層の上方に、第1導電層を形成し、
- (c) 前記第1導電層の上方に、ストッパ層を形成し、
- (d) 前記メモリ領域内の前記ストッパ層と前記第1導電層とをパターニングし、
 - (e) 前記メモリ領域と前記ロジック回路領域との全面に電荷蓄積膜を形成し
- (f) 前記電荷蓄積膜の上方に、第2導電層を形成し、該第2導電層を異方性 エッチングすることにより、少なくとも前記メモリ領域内の前記第1導電層の両 側面に、前記電荷蓄積膜を介してサイドウォール状のコントロールゲートを形成 し、
- (g) 前記ストッパ層および前記第1導電層からなる積層体の両側面で、前記 コントロールゲートの少なくとも上部に第1サイドウォール絶縁層を形成し、
 - (h) 前記ロジック回路領域内の前記ストッパ層を除去し、
- (i)前記ロジック回路領域内の前記第1導電層をパターニングして、該ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成し、
- (j)前記ゲート電極の両側面にサイドウォール絶縁層を形成し、かつ、前記第1サイドウォール絶縁層と前記コントロールゲートを覆うように第2サイドウォール絶縁層を形成し、
- (k) 前記不揮発性記憶装置のソース領域またはドレイン領域となる第1不純物層と、前記絶縁ゲート電界効果トランジスタのソース領域またはドレイン領域となる第2不純物層とを形成し、
 - (1) 前記第1不純物層と前記第2不純物層との表面にシリサイド層を形成し
 - (m) 前記メモリ領域と前記ロジック回路領域との全面に第2 絶縁層を形成し

- (n) 前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路 領域内の前記ゲート電極は露出しないように、前記第2絶縁層を除去し、
 - (o) 前記メモリ領域内の前記ストッパ層を除去し、
- (p) 前記メモリ領域内の前記第1導電層をパターニングして、該メモリ領域内に前記不揮発性記憶装置のワードゲートを形成すること。

本発明の半導体装置の製造方法によれば、ゲート電極とストッパ層からなる積層体の側面に、コントロールゲート上部を覆うように第1サイドウォール絶縁層が形成されているため、後の工程で、第2サイドウォール絶縁層が形成される面の段差が小さくなり、第2サイドウォール絶縁層を良好に形成することができる。すなわち、第1サイドウォール絶縁層と第2サイドウォール絶縁層とで、コントロールゲートを完全に覆う絶縁層を形成することができる。したがって、コントロールゲートがその上方に配置される配線とショートしてしまうという問題を回避することができる。

[0009]

【発明の実施の形態】

以下、本発明の実施の形態について説明する。図1は、本実施の形態に係る製造方法によって得られた半導体装置のメモリ領域のレイアウトを示す平面図である。図2は、本実施の形態に係る半導体装置の一部分を示す平面図である。図3は、図2のA-A線に沿った断面図である。

[0010]

図1~図3に示す半導体装置は、MONOS型不揮発性記憶装置(以下、「メモリセル」という)100が複数の行および列に格子状に配列されてメモリセルアレイを構成しているメモリ領域1000と、メモリの周辺回路などを含むロジック回路領域2000とを含む。

[0011]

(デバイスの構造)

まず、図1を参照しながら、メモリ領域1000のレイアウトについて説明する。

[0012]

図1には、メモリ領域1000の一部である第1のブロックB1と、これに隣 り合う第2のブロックB2とが示されている。

[0013]

第1のブロックB1と第2のブロックB2との間の一部領域には、素子分離領域300が形成されている。各ブロックB1, B2においては、X方向(行方向)に延びる複数のワード線50(WL)と、Y方向(列方向)に延びる複数のビット線60(BL)とが設けられている。一本のワード線50は、X方向に配列された複数のワードゲート14に接続されている。ビット線60は不純物層16, 18によって構成されている。

[0014]

第1および第2コントロールゲート20,30を構成する導電層40は、各不純物層16,18を囲むように形成されている。すなわち、第1,第2コントロールゲート20,30は、それぞれY方向に延びており、1組の第1,第2コントロールゲート20,30の一方の端部は、X方向に延びる導電層によって互いに接続されている。また、1組の第1および第2コントロールゲート20,30の他方の端部はともに1つの共通コンタクト部200に接続されている。したがって、各第1および第2コントロールゲート20,30は、メモリセルのコントロールゲートの機能と、Y方向に配列された各コントロールゲートを接続する配線としての機能とを有する。

[0015]

単一のメモリセル100は、1つのワードゲート14と、このワードゲート14の両側に形成された第1および第2コントロールゲート20,30と、これらの第1および第2コントロールゲート20,30の外側であって、半導体基板内に形成された不純物層16,18とを含む。そして、不純物層16,18は、それぞれ隣り合うメモリセル100によって共有される。

[0016]

Y方向に互いに隣り合う不純物層16であって、ブロックB1に形成された不純物層16とブロックB2に形成された不純物層16とは、半導体基板内に形成

されたコンタクト用不純物層400によって互いに電気的に接続されている。このコンタクト用不純物層400は、不純物層16に対し、コントロールゲートの 共通コンタクト部200とは反対側に形成される。

[0017]

このコンタクト用不純物層400上には、コンタクト350が形成されている。不純物層16によって構成されたビット線60は、このコンタクト350によって、上層の配線層に電気的に接続される。

[0018]

同様に、Y方向に互いに隣り合う2つの不純物層18は、共通コンタクト部200が配置されていない側において、コンタクト用不純物層400によって互いに電気的に接続されている。

[0019]

図1からわかるように、1つのブロックにおいて、複数の共通コンタクト部200の平面レイアウトは、不純物層16と不純物層18とで交互に異なる側に形成され、千鳥配置となる。

[0020]

次に、図2および図3を参照しながら、半導体装置の平面構造および断面構造について説明する。メモリ領域1000と隣り合う位置に、例えばメモリの周辺回路を構成するロジック回路領域2000が形成されている。メモリ領域1000とロジック回路領域2000とは、素子分離領域300によって電気的に分離されている。メモリ領域1000には、少なくともメモリセル100が形成されている。ロジック回路領域2000には、少なくともロジック回路を構成する絶縁ゲート電界効果トランジスタ(以下、「MOSトランジスタ」という)500が形成されている。

[0021]

まず、メモリ領域1000について説明する。

[0022]

メモリセル100は、半導体基板10の上方に第1ゲート絶縁層12を介して 形成されたワードゲート14と、半導体基板10内に形成された、ソース領域ま たはドレイン領域を構成する不純物層16,18と、ワードゲート14の両側に沿ってそれぞれ形成された、サイドウォール状の第1および第2のコントロールゲート20,30とを含む。また、不純物層16,18上には、シリサイド層92が形成されている。

[0023]

第1コントロールゲート20は、半導体基板10の上方に第2ゲート絶縁層(電荷蓄積膜)22を介して形成され、かつ、ワードゲート14の一方の側面に対してサイド絶縁層24を介して形成されている。同様に、第2コントロールゲート30は、半導体基板10の上方に第2ゲート絶縁層22を介して形成され、かつ、ワードゲート14の他方の側面に対してサイド絶縁層24を介して形成されている。

[0024]

第2ゲート絶縁層22およびサイド絶縁層24は、ONO膜である。具体的には、第2ゲート絶縁層22およびサイド絶縁層24は、ボトム酸化シリコン層(第1酸化シリコン層)、窒化シリコン層、トップ酸化シリコン層(第2酸化シリコン層)の積層膜である。

[0025]

第2ゲート絶縁層22の第1酸化シリコン層は、チャネル領域と電荷蓄積領域との間に電位障壁 (potential barrier)を形成する。第2ゲート絶縁層22の窒化シリコン層は、キャリア (たとえば電子)をトラップする電荷蓄積領域として機能する。第2ゲート絶縁層22の第2酸化シリコン層は、コントロールゲートと電荷蓄積領域との間に電位障壁を形成する。

[0026]

サイド絶縁層24は、ワードゲート14と、第1および第2コントロールゲート20,30とをそれぞれ電気的に分離させる。また、サイド絶縁層24の上端は、ワードゲート14と第1および第2コントロールゲート20,30とのショートを防ぐために、第1および第2コントロールゲート20,30の上端に比べ、半導体基板10に対して上方に位置している。

[0027]

サイド絶縁層24と第2ゲート絶縁層22とは、同一の成膜工程で形成され、 それぞれの層構造は等しくなる。

[0028]

そして、隣り合うメモリセル100において、隣り合う第1コントロールゲート20と第2コントロールゲート30との間には、埋め込み絶縁層70が形成される。この埋め込み絶縁層70は、少なくとも第1および第2コントロールゲート20,30が露出しないようにこれらを覆っている。具体的には、埋込み絶縁層70の上面は、サイド絶縁層24の上端より半導体基板10に対して上方に位置している。埋込み絶縁層70をこのように形成することで、第1および第2コントロールゲート20,30と、ワードゲート14およびワード線50との電気的分離をより確実に行うことができる。

[0029]

また、第1および第2コントロールゲート20および30の上部を覆うように、第1サイドウォール絶縁層44が形成されている。さらに、第1サイドウォール絶縁層44と、第1および第2コントロールゲート20および30を覆うように第2サイドウォール絶縁層152aが形成されている。第2サイドウォール絶縁層152aは、ロジック領域2000のサイドウォール絶縁層152と同一の工程によって形成される。

[0030]

共通コンタクト部200には、第1および第2コントロールゲート20,30に所定の電位を供給するための導電層が形成されている。共通コンタクト部200は、図2に示すように、第1コンタクト導電層214、第1コンタクト導電層214の下方に位置する第1コンタクト絶縁層(図示せず)、第2コンタクト絶縁層210、第2コンタクト導電層232、第3コンタクト絶縁層252および第3コンタクト導電層260から構成されている。

[0031]

第2コンタクト絶縁層210は、第1酸化シリコン層,窒化シリコン層および 第2酸化シリコン層の積層体から構成されている。第1コンタクト導電層214 は、第2コンタクト絶縁層210の外側に形成されている。第2コンタクト導電 層232は、第2コンタクト絶縁層210の内側に形成されている。第2コンタクト導電層232は、第1および第2コントロールゲート20,30と同一の材質で形成されている。第3コンタクト絶縁層252は、第2コンタクト導電層232の内側に形成されている。第3コンタクト導電層260は、第1コンタクト導電層214と第2コンタクト導電層232とに接続されている。

[0032]

ついで、ロジック回路領域2000について説明する。

[0033]

ロジック回路領域2000においては、MOSトランジスタ500が形成されている。MOSトランジスタ500は、半導体基板10の上方に第3ゲート絶縁層122を介して形成されたゲート電極142と、半導体基板10内に形成されたソース領域またはドレイン領域を構成する不純物層162,182と、ゲート電極142の両側面に沿ってそれぞれ形成されたサイドウォール絶縁層152とを含む。さらに、不純物層162,182の上面にはシリサイド層192が形成され、ゲート電極142の上面にはシリサイド層194が形成されている。

[0034]

MOSトランジスタ500は絶縁層270によって覆われている。この絶縁層270は、埋込み絶縁層70と同一の工程で形成される。

[0035]

メモリ領域1000とロジック回路領域2000との境界領域には、図2および図3に示すように、ワードゲート14およびゲート電極142と同一の材質からなる境界部140cが形成される。この境界部140cは、ワードゲート14およびゲート電極142と同一の成膜工程で形成される。また、境界部140cの少なくとも一部は、素子分離領域300の上方に形成されている。

[0036]

境界部140cの一方の側面(メモリ領域1000側)には、第1および第2 コントロールゲート20,30と同一の材質のサイドウォール状導電層20aが 形成されている。このサイドウォール状導電層20aは、Y方向に延びており、 共通コンタクト部200を介して隣り合う第2コントロールゲート30と電気的 に接続されている。このサイドウォール状導電層20aは、メモリセルのコントロールゲートとしては利用されない。しかしながら、サイドウォール状導電層20aを隣り合う第2コントロールゲート30と電気的に接続させることによって、サイドウォール状導電層20aと隣り合う第2コントロールゲート30の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。

[0037]

また、境界部140cの他の側面(ロジック回路領域2000側)には、MO Sトランジスタ500のサイドウォール絶縁層152の形成と同一の工程によっ て形成されたサイドウォール状絶縁層152が形成されている。

[0038]

メモリセル100およびMOSトランジスタ500などが形成された半導体基板10上方には、層間絶縁層72が形成されている。

[0039]

(半導体装置の製造方法)

次に、図4~図17を参照しながら、本実施の形態に係る半導体装置の製造方法について説明する。各断面図は、図2のA-A線に沿った部分に対応する。図4~図17において、図1~図3で示す部分と実質的に同一の部分には同一の符号を付し、重複する記載は省略する。

[0040]

(1)図4に示すように、まず、半導体基板10の表面に、トレンチアイソレーション法によって素子分離領域300を形成する。

[0041]

次いで、半導体基板10の表面に、ゲート絶縁層となる絶縁層120を形成する。次いで、ワードゲート14とゲート電極142とになるゲート層(第1導電層)140を絶縁層120上に堆積する。ゲート層140はドープトポリシリコンからなる。次いで、後のCMP工程におけるストッパ層S100をゲート層140上に形成する。ストッパ層S100は、窒化シリコン層からなる。

[0042]

(2)次いで、ロジック回路領域2000の全てを覆い、さらに、メモリ領域

1000の一部にまで張り出したレジスト層(図示しない)を形成する。次いで、このレジスト層をマスクとしてストッパ層S100をパターニングする。その後、レジスト層を除去し、パターニングされたストッパ層S100をマスクとして、ゲート層140をエッチングする。図5に示すように、メモリ領域1000では、ゲート層140がパターニングされゲート層140aとなる。一方、この工程では、ロジック回路領域2000内のゲート層140はパターニングされない(以後、ロジック回路領域内のゲート層140を便宜的に140bと呼ぶ)。

[0043]

パターニング後の様子を平面的に示したのが図6である。このパターニングによって、メモリ領域1000内のゲート層140aおよびストッパ層S100の積層体には、開口部160,180が設けられる。開口部160,180は、後のイオン注入によって不純物層16,18が形成される領域にほぼ対応している。そして、後の工程で、開口部160,180の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。

[0044]

(3)図7に示すように、半導体基板10上に、電荷蓄積膜であるONO膜220を全面的に形成する。ONO膜220は、第1酸化シリコン層、窒化シリコン層および第2酸化シリコン層を順次堆積させることで形成される。第1酸化シリコン層は、たとえば熱酸化法、CVD法を用いて成膜することができる。窒化シリコン層は、たとえばCVD法によって成膜することができる。第2酸化シリコン層は、CVD法、具体的には高温酸化法(HTO)を用いて成膜することができる。これらの各層を成膜した後、アニール処理を行い、各層を緻密化することが好ましい。

[0045]

ONO膜220は、後のパターニングによって、第2ゲート絶縁層22および サイド絶縁層24となる(図3参照)。

[0046]

(4)図8に示すように、ドープトポリシリコン層(第2導電層)230を、 ONO膜220上に全面的に形成する。ドープトポリシリコン層230は、後に エッチングされて、第1および第2コントロールゲート20,30を構成する導電層40(図1参照)となる。

[0047]

(5) 図9に示すように、ドープトポリシリコン層230 (図8参照) を全面的に異方性エッチングすることにより、第1および第2コントロールゲート20,30を形成する。

[0048]

すなわち、このエッチング工程によって、メモリ領域1000の開口部160 , 180 (図6参照)の側面に沿って、サイドウォール状の第1および第2コントロールゲート20,30が形成される。一方、ロジック回路領域2000内に 堆積されたドープトポリシリコン層230は完全に除去される。但し、境界領域 においては、ゲート層140トの一方の端部(メモリ領域1000側)の側面に 、ドープトポリシリコン層230がサイドウォール状に残存し、サイドウォール 状導電層20aが形成される。

[0049]

(6)図10に示すように、酸化シリコンまたは窒化シリコンなどの絶縁層42を全面的に形成する。ついで、図11に示すように、絶縁層42を全面的に異方性エッチングをすることにより、ゲート層140aとストッパ層S100aからなる積層体の側面に、第1および第2コントロールゲート20、30の少なくとも上部を覆うように第1サイドウォール絶縁層44が形成される。すなわち、第1サイドウォール絶縁層44は、ゲート層140aとストッパ層S100からなる積層体の側面と、第1および第2コントロールゲート20、30との段差を減少させる役割を果すように形成される。

[0050]

(7)図12に示すように、メモリ領域1000の全てを覆い、さらにロジック回路領域の一部にまで張り出したレジスト層R200を形成する。次いで、レジスト層R200をマスクとしてロジック回路領域2000におけるONO膜220とストッパ層S100とを除去する。このエッチング工程によって、境界領域を除くロジック回路領域2000内のストッパ層S100は全て除去される。

[0051]

このとき、メモリ領域1000とロジック回路領域2000との境界領域に位置するゲート層140bであって、上記(2)のエッチング工程で使用されるレジスト層と、この(7)のエッチング工程で使用されるレジスト層R200とに共に覆われていた領域は、後の工程で境界部140c(図3参照)となる。また、このパターニングによって形成されたストッパ層S100aは、メモリ領域1000内の他のストッパ層S100より幅が大きい。その後、レジスト層R200は除去される。

[0052]

(8)図13に示すように、ゲート電極142を形成するためのレジスト層R300が形成される。このレジスト層R300は、メモリ領域1000の全てと、ロジック回路領域2000内の所定の部分とを覆うようにパターニングされている。次いで、レジスト層R300をマスクとしてゲート層140b(図12参照)をエッチングすることにより、ロジック回路領域2000内にゲート電極142が形成される。また、このエッチングによって、境界領域にはレジスト層R300とストッパ層S100aとをマスクとして自己整合的に境界部140cがパターニングされる。

[0053]

その後、レジスト層R300は除去される。次いで、N型不純物をドープすることで、ロジック回路領域2000においてソース領域およびドレイン領域のエクステンション層161,181が形成される。ついで、レジスト層R300を除去する。

[0054]

(9)図14に示すように、メモリ領域1000およびロジック回路領域2000において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層250を全面的に形成する。ついで、図15に示すように、絶縁層250(図14参照)を全面的に異方性エッチングすることにより、ロジック回路領域2000において、ゲート電極142の両側面にサイドウォール絶縁層152が形成される。これと共に、境界部140cのロジック回路領域2000側の側面に第2サイドウォー

ル絶縁層152が形成される。また、第1および第2コントロールゲート20,30および第1サイドウォール絶縁層44を覆うように第2サイドウォール絶縁層152aが形成される。さらに、このエッチングによって、後の工程でシリサイド層が形成される領域に堆積された絶縁層は除去され、半導体基板が露出する

[0055]

(10)次いで、N型不純物をイオン注入することにより、半導体基板10内に、メモリ領域1000のソース領域またはドレイン領域を構成する不純物層16,18、およびロジック回路領域2000のソース領域またはドレイン領域を構成する不純物層162,182を形成する。

[0056]

次いで、シリサイド形成用の金属を全面的に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、不純物層16,18,162,182と、ゲート電極142との上に形成された金属をシリサイド化反応させることにより、不純物層16,18の上面にシリサイド層92を形成させ、不純物層162,182の上面にシリサイド層192を形成させ、ゲート電極142の上面にシリサイド層194を形成させる。従って、このシリサイド工程によって、ロジック回路領域2000のMOSトランジスタ500は、ゲート電極と、ソース領域またはドレイン領域とが共に自己整合的にシリサイド化される。また、同一のシリサイド工程によって、メモリ領域1000のメモリセル100は、ソース領域またはドレイン領域の表面が自己整合的にシリサイド化される。

[0057]

次いで、メモリ領域1000およびロジック回路領域2000において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層270を全面的に形成する。絶縁層270は、ストッパ層S100とS100aとを覆うように形成される。

[0058]

(11)図16に示すように、絶縁層270をCMP法を用いて、ストッパ層 S100, S100aが露出するまで研磨し、絶縁層270を平坦化する。この 研磨によって、第1および第2コントロールゲート20, 30をはさんで対向す る2つのサイド絶縁層24の間に絶縁層270が残存され、埋込み絶縁層70と なる。

[0059]

このとき、メモリ領域1000においては、ゲート層140aおよびストッパ層S100の側面に形成されたサイド絶縁層24の上端は、第1および第2コントロールゲート20,30の上端に比べ、半導体基板10に対して上方に位置する。また、ロジック回路領域2000においては、MOSトランジスタ500は絶縁層270によって完全に覆われている。

[0060]

従って、この研磨工程が終わった段階で、ワードゲート14となるゲート層140aと境界部140cとの上方にはそれぞれストッパ層S100とS100aとが存在することになる。一方、ゲート電極142の上方にはストッパ層は無く、絶縁層270が存在することになる。

[0061]

(12)ストッパ層S100, S100a(図16参照)を熱りん酸で除去する。この結果、少なくともゲート層140aと境界部140cとの上面が露出する。その後、全面的にドープトポリシリコン層(図示せず)を堆積させる。

[0062]

次いで、図17に示すように、前記ドープトポリシリコン層上にパターニング されたレジスト層R400を形成する。レジスト層R400をマスクとして、前 記ドープトポリシリコン層をパターニングすることにより、ワード線50が形成 される。

[0063]

引き続き、レジスト層R400をマスクとして、ゲート層140a(図14参照)のエッチングが行われる。このエッチングにより、ワード線50が上方に形成されないゲート層140aが除去される。その結果、アレイ状に配列したワードゲート14を形成することができる。ゲート層140aの除去領域は、後に形成されるP型不純物層(素子分離用不純物層)15の領域と対応する(図2参照)。

[0064]

尚、このエッチング工程では、第1および第2のコントロールゲート20、30をなす導電層40は、埋込み絶縁層70で覆われているために、エッチングされずに残る。また、ロジック回路領域2000のMOSトランジスタ500は、絶縁層270によって完全に覆われているため、このエッチングによって影響を受けることは無い。

[0065]

次いで、P型不純物を半導体基板10に全面的にドープする。これにより、Y 方向におけるワードゲート14の相互間の領域にP型不純物層(素子分離用不純 物層)15(図2参照)が形成される。このP型不純物層15によって、不揮発 性半導体記憶装置100相互の素子分離がより確実に行われる。

[0066]

以上の工程により、図1、図2および図3に示す半導体装置を製造することが できる。

[0067]

本実施の形態の製造方法による利点は、以下の通りである。

[0068]

工程(6)において、ゲート電極14とストッパ層S100からなる積層体の側面に、第1および第2コントロールゲート20、30の上部を覆うように、第1サイドウォール絶縁層44が形成されている。そのため、後の工程で、第2サイドウォール絶縁層152aが形成される面の段差が小さくなり、第2サイドウォール絶縁層152aを良好に形成することができる。すなわち、第1サイドウォール絶縁層44と第2サイドウォール絶縁層152aとで、第1および第2コントロールゲート20、30を完全に覆う絶縁層を形成することができる。第1および第2コントロールゲート20、30の側面にサイドウォール絶縁層が良好に形成されない場合、コントロールゲートの表面にシリサイドが形成されることがある。このような場合、不純物層16によって構成されるビット線60とコントロールゲートが、ショートしてしまうという問題が生じることがあるが、本発明によれば、そのような問題を回避することができる。

[0069]

以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、SOI基板の半導体層を用いてもよい。

【図面の簡単な説明】

【図1】

半導体装置のレイアウトを模式的に示す平面図である。

[図2]

半導体装置の要部を模式的に示す平面図である。

【図3】

図2のA-A線に沿った部分を模式的に示す断面図である。

【図4】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図 5 】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図 6】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図7】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図8】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図9】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図 1 0 】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。【図11】

本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。

【図12】

- 本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図13】
- 本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図14】
- 本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図 1 5 】
- 本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図16】
- 本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図17】
- 本実施の形態にかかる半導体装置の製造方法の一工程を示す断面図である。 【図18】
- 公知のMONOS型メモリセルを示す断面図である。

【符号の説明】

- 10 半導体基板
- 12 第1ゲート絶縁層
- 14 ワードゲート
- 16,18 不純物層
- 20 第1コントロールゲート
- 22 第2ゲート絶縁層(電荷蓄積膜)
- 24 サイド絶縁層
- 30 第2コントロールゲート
- 50 ワード線
- 60 ビット線
- 70 埋込み絶縁層
- 72 層間絶縁層
- 80 配線層
- 100 不揮発性記憶装置(メモリセル)
- 120 絶縁層


特2002-204274

- 122 第3ゲート絶縁層
- 140, 140a, 140b ゲート層
- 142 ゲート電極
- 152 サイドウォール絶縁層
- 160,180 開口部
- 162, 182 不純物層
- 200 共通コンタクト部
- 210 第2コンタクト絶縁層
- 212 第1コンタクト絶縁層
- 214 第1コンタクト導電層
- 220 ONO膜
- 230 ドープドポリシリコン層
- 232 第2コンタクト導電層
- 252 第3コンタクト絶縁層
- 260 第3コンタクト導電層
- 270 絶縁層
- 300 素子分離領域
- 400 コンタクト用不純物層
- 500 絶縁ゲート電界効果トランジスタ (MOSトランジスタ)
- S100 ストッパ層
- R100、R200、R300、R400 レジスト層
- 1000 メモリ領域
- 2000 ロジック回路領域


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



【書類名】

要約書

【要約】

【課題】 MONOS型のメモリセルを含むメモリ領域と、メモリの周辺回路などを含むロジック回路領域とを同一基板上に形成する、半導体装置の製造方法を提供する。

【解決手段】 メモリ領域と、周辺回路を含むロジック回路領域とを含む半導体装置の製造方法であって、以ロジック回路領域2000のパターニングせずに、メモリ領域1000内のストッパ層S100と第1導電層140aとの所定領域をパターニングし、少なくともメモリ領域1000内の第1導電層の両側面に、ONO膜を介してサイドウォール状のコントロールゲート20,30を形成し、コントロールゲート20、30の上部に第1のサイドウォール絶縁層44を形成し、ロジック回路領域2000内の第1導電層をパターニングしてMOSトランジスタのゲート電極142を形成し、ゲート電極142と、コントロールゲート20、30および第1サイドウォール絶縁層44の側面に第2サイドウォール絶縁層152aを形成することを含む。

【選択図】 図3

出願人履歴情報

識別番号

)

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社